Įvadas: Paradigmos pokytis nuo monolitinės prie modulinės
Tradicinis būdas integruoti daugiau funkcijų į vieną, vis{0}}mažesnį silicio štampą (Mūro dėsnis) tampa pernelyg brangus ir techniškai sudėtingas daugeliui programų. Pramonės atsakymas yra Heterogeninė integracija (HI): kelių specializuotų mikroschemų, optimizuotų logikai, atminčiai, analoginiams, RF ar fotonikai,-surinkimas į glaudžiai susietą sistemos-lygio paketą. Šis metodas „Daugiau nei Moore“ užtikrina puikų našumą, lankstumą ir laiko-į rinką{7}}. Šios revoliucijos esmė slypi kuklus, bet sudėtingas komponentas: silicio tarpiklis ir plokštelinio -lygio pakavimo (WLP) procesai, dėl kurių visa tai įmanoma.
1 skyrius: Silicio tarpiklis: sistemos nervų sistema
Tarpinė medžiaga yra pasyvus silicio substratas, esantis tarp pakuotės pagrindo ir sukrautų mikroschemų. Tai ne pats įrenginio lustas, o didelio-tankio „elektroninė plokštė“ ant silicio.
- Funkcija: jos pagrindinis uždavinys – užtikrinti tūkstančius itin-smulkių elektros takų tarp ant jo esančių mikroschemų. Tai pasiekiama naudojant mikro-nelygumus ant jo paviršiaus ir per-Silicon Vias (TSV)-vertikalius varinius laidus, kurie visiškai praeina per silicio tarpiklio plokštelę, jungiančią viršutinę ir apatinę puses.
- Kodėl Silicis? Stiklas arba organiniai pagrindai negali prilygti silicio pranašumams:
- CTE Match: jo šiluminio plėtimosi koeficientas (CTE) puikiai atitinka silicio drožlių koeficientą, užkertant kelią mechaniniams įtempiams ir gedimams temperatūros ciklų metu.
- Itin-Smulkūs laidai: naudojant puslaidininkinę litografiją galima naudoti mikronų-masto laidų tankį, kuris gerokai viršija bet kokį organinį pagrindą, todėl užtikrinamas didžiulis sujungimas, reikalingas, tarkime, prijungiant GPU prie kelių didelio-pralaidumo atminties (HBM) krūvų.
- Šilumos laidumas: Silicis efektyviai skleidžia šilumą iš galingų skaičiavimo mikroschemų.
2 skyrius: Gamybos iššūkis: nuo plokštelės iki tarpinės
Nepriekaištingo tarpinio įtaiso kūrimas padidina plokštelių apdorojimą ir tvarkymą iki savo galimybių:
- Paleidimo plokštelė: reikalingas didelės{0}}varžinės silicis, kad būtų sumažintas signalo praradimas esant aukštiems dažniams. Jis taip pat turi turėti puikų kristalografinį vienodumą, kad būtų galima tiksliai ėsdinti TSV.
- TSV formavimas: tai pagrindinis iššūkis. Per visą plokštelę (arba didžiąją jos dalį) išgraviruojamos gilios siauros skylės, naudojant pažangų gilų reaktyvųjį jonų ėsdinimą (DRIE). Tada šios skylės yra išklotos izoliatoriumi, barjeriniu sluoksniu ir užpildytos variu.
- Plokščių ploninimas: apdorojus priekinę{0}}pusę, plokštelė turi būti ploninama iš galo (dažnai iki 100 µm arba mažiau), kad būtų galima prijungti TSV apačią. Šiam atgalinio-šlifavimo procesui reikalingas ypatingas tikslumas, kad būtų išvengta plokštelės deformacijos, įtrūkimų ar įtempimų, kurie pablogina įrenginio veikimą. Vėlesnis poliravimas (įtempimo mažinimas) yra labai svarbus.
- Laikinas klijavimas/atsirišimas{0}}: trapi plona plokštelė laikinai priklijuojama prie standaus nešiklio stiklo, naudojant specialius klijus, kad būtų palaikoma tvarkant ir apdorojant galinę-pusę, o po to pašalinama klijavimas-sudėtingos operacijos pabaigoje.
3 skyrius: Ekosistema: vaflių{1}}pakavimas ir surinkimas
Interposer yra platforma, bet Wafer{0}}Level Packaging (WLP) yra metodų rinkinys, kuriuo sukuriama galutinė sistema:
- Fan-Out Wafer-Level Packaging (FO-WLP): skiltelės dedamos ant laikino laikiklio ir užtepamas epoksidinis liejimo mišinys, kad aplink juos susidarytų „atkurta plokštelė“. Tada iš plonos -plėvelės metalo perskirstymo sluoksniai (RDL) yra pagaminti iš viršaus, kad jungtys būtų išsklaidytos iki didesnio žingsnio, todėl nereikės tradicinio pagrindo ar tarpiklio, kad būtų galima naudoti mažiau tankius. Tai ekonomiškas-mobiliųjų procesorių ir RF modulių sprendimas.
- 2.5D integravimas: klasikinis interposer{1}}pagrįstas metodas. Kelios mikroschemos yra dedamos viena šalia kitos ant pasyviojo silicio tarpiklio, kuriame yra TSV. Tai CPU / GPU integravimo su HBM atmintimi standartas.
- 3D IC integravimas: perkelia krovimą į kitą lygį, sujungiant mikroschemas tiesiai vieną ant kitos, naudojant mikro-nelygumus arba hibridinį sujungimą (tiesioginis vario-su -variu sujungimas). Taip pasiekiamas didžiausias jungčių tankis ir trumpiausi įmanomi keliai, o tai labai svarbu būsimiems AI greitintuvams. Tam reikalingos dar pažangesnės plokštelių ploninimo ir klijavimo paslaugos.
4 skyrius: Strateginis liejyklų ir OSAT reikalavimas
Puslaidininkių liejykloms ir užsakomųjų puslaidininkių surinkimo ir bandymo (OSAT) įmonėms interposer ir WLP technologijos įsisavinimas yra konkurencinė būtinybė. Tam reikia vertikaliai integruoto supratimo apie medžiagas, procesus ir terminį{1}}mechaninį įtempį. Jų sėkmė priklauso nuo patikimos specializuotų pradinių medžiagų tiekimo grandinės:
- Itin-plonos plokštelės su mažu storio svyravimu (TTV), skirtos ploninti.
- Didelės varžos
- Nugruntuokite-kokybiškas plokšteles su nepriekaištingais paviršiais, kad būtų galima atlikti-smulkaus žingsnio RDL litografiją.
- Tikslios pjaustymo kubeliais paslaugos, leidžiančios išskirti šias sudėtingas plonas pakuotes nepažeidžiant.
Pakuočių revoliucijos partneris
HI revoliuciją skatinančios įmonės negali sau leisti savo pagrindinių medžiagų neatitikimų. „Sibranch Microelectronics“ yra svarbus šios ekosistemos veiksnys. Mūsų galimybės tiesiogiai sprendžia sudėtingas pažangios pakuotės problemas:
Mes tiekiame didelės -varžinės, itin-plokščias silicio plokšteles, idealiai tinkančias tarpinių plokščių gamybai.
Mūsų šlifavimo ir pjaustymo paslaugos yra būtent vertingi-veiksmai, kurių reikia norint paversti standartinę plokštelę į ploną, paruoštą-apdoroti-tarpinį substratą arba išskirti subtilias pakuotes.
Mūsų patirtis tvarkant itin-plonas plokšteles ir suprantant susijusius iššūkius suteikia neįkainojamą pagalbą pakavimo inžinieriams.
Siūlydami ir specializuotus substratus, ir tikslaus apdorojimo paslaugas, veikiame kaip vieno{0}}punkto sprendimų teikėjas, sumažinantis tiekimo grandinės sudėtingumą ir riziką mūsų partneriams pažangių pakuočių srityje.
Išvada: naujas svorio centras
Heterogeninės integracijos eroje paketas yra sistema, o jame esantis silicis-kaip aktyvus lustas ir pasyvus tarpininkas-yra gyvybiškai svarbus nei bet kada. TSV sudėtingumas, plokštelių retinimas ir 3D krovimas iškėlė medžiagų mokslą ir tikslią gamybą į svarbiausią vietą. Šios naujos paradigmos sėkmei reikia glaudaus bendradarbiavimo visoje tiekimo grandinėje, pradedant nuo substrato partnerio, kuris supranta, kad plokštelė nebėra tik tranzistorių drobė, bet ir neatskiriama trijų{5}}matmenų sistemos-komponentė{7}}pačiame pakete.